教員詳細
FACULTY
Research and Industry-Academia Collaboration
研究・産学連携
ダン ナム カイン DANG Nam Khanh
准教授
教育
- 担当科目 - 大学
- PL03: プログラミングJAVA I (Ex.), Q1.
FU05: コンピュータアーキテクチャ論 (Ex.), Q1.
SE08: ビッグデータ分析概論(Ex.), Q3.
FU06: オペレーティングシステム論 (Ex.), Q4.
- 担当科目 - 大学院
- SYA14: ニューロモーフィックコンピューティング Q2.
RPW1: 投稿論文執筆セミナー I, Q3+Q4.
研究
- 研究分野
-
制御及びシステム工学
電子デバイス及び電子機器
計算機システム
計算科学
- 略歴
- 学歴
- コンピュータサイエンスとエンジニアリングの博士号、会津大学、日本、2017年
- 情報システムと技術の修士号、パリ第11大学、フランス、2014年
- 電子工学と通信工学の学士号、ベトナム国家大学工学技術大学、ベトナム、2011年
職歴
- 准教授、会津大学、2022年4月～現在
- 助教授、ベトナム国家大学工学技術大学、ハノイ、2017年11月～2022年3月
- 客員研究員、会津大学、2020年11月～2021年3月
- 客員研究員、会津大学、2019年5月～2019年9月
- 研究員、SISLAB、ベトナム国家大学ハノイ、2011年～2014年
- RTLデザイナー、Dolphin Inc.、2010年～2011年
- 現在の研究課題
- - ニューロモーフィックエンジニアリング
- AI
- 低消費電力VLSI
- 研究内容キーワード
- ニューロモーフィックコンピューティング、フォールトトレランス、VLSI、3D集積回路、生成A
- 所属学会
パーソナルデータ
- 学生へのメッセージ
- 基礎を身につけてから、応用に進むことが何よりも大切だと信じています。数学、英語、プログラミングなどの基本的な科目をしっかりと読み、学び、練習する時間を取ってください。この強固な基盤が、長いキャリアを支える力となるでしょう。脆い基盤ではなく、しっかりとした土台を築くことが重要です。
主な研究
- 先端オンチップ・インターコネクトおよび 3D‑IC 技術
-
将来の System‑on‑Chip (SoC) プラットフォームは、プロセッサコア、DSP、メモリブロック、アクセラレータ、I/O サブシステムなど、数百規模の異種コンポーネントを、極めて小さなシリコン面積に統合することになります。集積度のさらなる向上に伴い、これらのシステムは従来のバスベース通信を超え、より高度なオンチップネットワークや垂直統合アーキテクチャへと進化しつつあります。
本研究では、この大きな転換期における主要課題に取り組むため、先進的オンチップ・インターコネクトおよび 3D‑IC 技術を対象に、3D チップレット、2.5D/3D パッケージング、ハイブリッドボンディング、フォトニック・エレクトロニック混載インターコネクトなどを幅広く探究しています。また、スケーラブルかつ省電力な 3D NoC、積層メモリを備えた AI アクセラレータ、深い 3D スタックにおける堅牢性を確保するための 信頼性駆動型設計手法についても研究を進めています。
さらに、フォールトトレランス、TSV を用いた垂直統合、フォトニック通信、低消費電力マッピング、適応型ルーティング、そして次世代の異種統合型多コアシステムに内在する新たな信頼性課題など、重要な研究テーマに取り組んでいます。
...read more
- 脳型・ニューロモルフィック・コンピューティング
-
私たちは、以前開発した耐障害性のある三次元オンチップインターコネクト技術を強化した、適応型超低電力ニューロモルフィックチップ (NASH) およびシステムの開発を進めています。NASHシステムは、スパイクの重み、ルーティング、隠れ層、トポロジーなどのさまざまなSNNパラメーターの再構成を可能にする効率的な適応構成方法を備えていることを特徴としています。さらに、このシステムは、さまざまなディープニューラルネットワークトポロジーの混合、効率的な耐障害性マルチキャストスパイクルーティングアルゴリズム、および効果的なオンチップ学習メカニズムを組み込んでいます。NASHシステムのパフォーマンスを実証するために、FPGA実装を開発し、VLSI実装も確立します。NASHの最終目標は、脳にインスパイアされた処理技術を小規模な埋め込み型センサーやセンサーベースのデバイス（BCI（EEG/EMG）、オーディオ、プレゼンス検出、アクティビティ認識など）に導入することです。
...read more
主な著書・論文
選択された特許:
[P1] A. Ben Abdallah, Khanh N. Dang, An on-chip 3D system in which TSV groups containing multiple TSVs connect layers together [複数のＴＳＶを含むＴＳＶグループが層間を接続するオンチップの３次元システム], 特許第7488989号, Japan patent.
[P2] A. Ben Abdallah, Khanh N. Dang, Masayuki Hisada, TSV Error Tolerant Router Device for 3D Network On Chip, 特許第7239099号, Japan patent.
[P3] Khanh N. Dang, A. Ben Abdallah, ''Homogeneous computing system and migration flow generation program for homogeneous computing device” [ホモジニアスコンピューティングシステム及びホモジニアスコンピューティングデバイスのマイグレーションフローの生成プログラム], 特願 2022-196416, Japan patent, (patent pending)
[P4] Khanh N. Dang, A. Ben Abdallah, Nguyen Ngo Doanh, “Neural Network Processor“ [ニューラルネットワークプロセッサ], 特願 2024-047372, Japan patent, (filed patent).
選ばれた論文:
[1] Ryoji Kobayashi, Ngo-Doanh Nguyen, Abderazek Ben Abdallah, Nguyen Anh Vu Doan and Khanh N. Dang, “ApproxiMorph: Energy-efficient Neuromorphic System with Layer-wise Approximation of Spiking Neural Networks and 3D-Stacked SRAM“, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2025 (in-press). [DOI: 10.1016/10.1109/TCAD.2025.3597251]
[2] Ngo-Doanh Nguyen, Khanh N. Dang, Akram Ben Ahmed, Abderazek Ben Abdallah, Xuan-Tu Tran, “NOMA: A Novel Reliability Improvement Methodology for 3-D IC-based Neuromorphic Systems“, IEEE Transactions on Components, Packaging and Manufacturing Technology, 2024 (in-press). [DOI: 10.1109/TCPMT.2024.3488113]
[3] Ngo-Doanh Nguyen, Akram Ben Ahmed, Abderazek Ben Abdallah, Khanh N. Dang, “Power-aware Neuromorphic Architecture with Partial Voltage Scaling 3D Stacking Synaptic Memory“, IEEE Transactions on Very Large Scale Integration Systems (TVLSI), vol. 31, no. 12, pp. 2016-2029, Dec. 2023.
[4] Khanh N. Dang, Nguyen Anh Vu Doan, Abderazek Ben Abdallah “MigSpike: A Migration Based Algorithm and Architecture for Scalable Robust Neuromorphic Systems”, IEEE Transactions on Emerging Topics in Computing (TETC), [DOI: 10.1109/TETC.2021.3136028].
[5] Khanh N. Dang, Akram Ben Ahmed, Abderazek Ben Abdallah, Xuan-Tu Tran, “HotCluster: A thermal-aware defect recovery method for Through-Silicon-Vias Towards Reliable 3-D ICs systems”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE, Volume 41, No. 4, pp. 799-812, April 2022. [DOI: 10.1109/TCAD.2021.3069370].
[6] Khanh N. Dang, Akram Ben Ahmed, Ben Abdallah Abderrazak and Xuan-Tu Tran, “TSV-OCT: A Scalable Online Multiple-TSV Defects Localization for Real-Time 3-D-IC Systems”, IEEE Transactions on Very Large Scale Integration Systems (TVLSI), IEEE, Volume 28, Issue 3, pp. 672 - 685, 2020. [DOI: 10.1109/TVLSI.2019.2948878].
[7] Khanh N. Dang, Akram Ben Ahmed, Yuichi Okuyama, Abderazek Ben Abdallah, “Scalable design methodology and online algorithm for TSV-cluster defects recovery in highly reliable 3D-NoC systems”, IEEE Transactions on Emerging Topics in Computing (TETC), IEEE, Volume 8, Issue 3, pp. 577-590, 2020. [DOI: 10.1109/TETC.2017.2762407].
[8] Khanh N. Dang, Akram Ben Ahmed, Xuan-Tu Tran, Yuichi Okuyama, Abderazek Ben Abdallah, “A Comprehensive Reliability Assessment of Fault-Resilient Network-on-Chip Using Analytical Model”, IEEE Transactions on Very Large Scale Integration Systems (TVLSI), IEEE, Volume 25, Issue 11, pp. 3099-3112, 2017. [DOI: 10.1109/TVLSI.2017.2736004].
詳細はこちらをご覧ください:：https://u-aizu.ac.jp/~khanh/