2021年度後期：FPGAボードを使ったシステム構築入門
プロジェクト概要
このプロジェクトは, プログラムできるLSIであるFPGAを利用
して，プロセッサを含むデジタル回路の設計方法を習得するプ
ロジェクトです.
論理回路設計論，論理回路設計特論などの授業と関係がありま
す．回路記述言語あるいは回路図入力の方法．回路シミュレー
ション，回路合成をへて，システムをFPGA上で動作させると
いうことを経験します．3年の後期には，LSIデザインコンテス
トへの参加も考えています．
前期は，研究室でのシミュレーションや合成ツールの使い方を
習得し，後期にLSIデザインコンテストにチャレンジします．
後期は，3年生が1名，OB（4年生とM1）2名が参加します．
利用する予定のFPGAボード：Terasic社のDE2-115
スケジュール
コンテスト課題がアナウンスされたらプロジェクト開始です．
- 10/7:課題の確認
課題の前半が公開されていたので，内容の確認をしました．
過去のコンテスト課題の理解を宿題にしました．
- 10/14:課題の確認2
課題の後半が公開されていたので（一部，後日），内容を確
認しました．MATLABを各自のPCにインストールし，サン
プルプログラムを動作させることを宿題にしました．
- 10/21:アルゴリズムの理解
各自MATLABにおいてアルゴリズムが実行できることを確
認しました．Cでアルゴリズムを実装し（置き換えて），ア
ルゴリズムを理解し，いくつかのパラメータチューニングを
していきます．
- 10/28:お休み
メンバの１人が体調不良のためおやすみです．
- 11/4:C言語による実装
各自C言語で，アルゴリズムを実装しているところです．
- 11/11:C言語による実装2
C言語で実装する際の注意事項を説明しました．また，各自
どのレベルの課題に取り組むかを確認しました．
- 11/18:C言語による実装3
進み具合を確認しました．2週あいだが空くので，早い人は
VerilogHDLで実装を始められるかもしれません．
- 11/25:金曜授業にてお休み
3Qはここまで，ここから4Q
- 12/9:VerilogHDLによる実装
間があきましたが，すでにVerilogHDLでの実装がすすんで
いて，あと数個のモジュールを実装するところまですすみま
した．ただ，それらを接続して全体を動作させるには時間が
かかると予想します（過去，そこで断念したチームが多いの
で．．）．
- 12/16:C言語での実装にもどる
勘違いで，まだC言語への実装を行っているところです．年
内には終えて，VerilogHDLでの実装に進みます．ちょっと
VerilogHDLで動作させられるか，微妙な状況です．
- 12/23:C言語からVerilogHDLでの実装へ
C言語での実装がおわりました．VerilogHDLでの実装のヒン
トを説明し，実装をすすめていきます．
- 1/6:VerilogHDLでの実装
この間に全然進んでませんでした．昨年度に比べて1月半く
らい，提出できなかった一昨年度にくらべても半月は遅れて
しまいました．授業の履修状況なども考慮に入れて，今年度
は参加しないこととし，プロジェクトを打ち切ることにしま
した．
kitamiti@u-aizu.ac.jp