課題を確認し，今後の方針を示しました．内容もどんどん追
加されています．例年はレベル1へのエントリを行っていま
すが，内容が容易な感じがするので，レベル2の迷路探索に
チャレンジします．MatlabのモデルをC言語に書き直すこと
から始めます．
C言語のプログラムに対して，Q値表の更新の仕方，Q値表
のデータ形式などを調整していきます．
特にQ値の更新の仕方について検討しました．ここは並列性
をあげたいところですが，なるべくサンプルプログラムに従
った方法で更新することにします．
データ形式などが決まってきました．並列性をどのようにあ
げるかが宿題です．
並列性を出すアイデアを議論し，VerilogHDLで回路を設計
していくことにしました．例年より早いペースですすんでい
ます．
モジュール毎にVerilogHDLで設計を進めます．Quartusを使
うので，メガファンクションを使う時の注意を説明しまし
た．
各モジュールの設計を進めています．まだ，並列性は考慮し
ていない状況です．
3Qはこれにて終了．ここから4Q．コンテストのレポート〆切は1/29です．
4Qが月曜になりました
だいたい用いるもジュールの設計は終り，モジュールをテス
トして結合していくフェーズに入りました．良いペースで
す．
モジュールを統合する上でのヒントをだしました．また今後
の戦略についても話をしましたが，ここに書くことができま
せん．
全体を統一されたクロックで動作するところまで完成しまし
た．デバッグのためにいろんな入力パターンを作って，動作
確認することを宿題にしました．これができたら，回路の最
適化などを行って行く予定です．
パイプライン化はあきらめて，回路設計は終了としました．
テスト環境を整理して，レポート作成を行っていきます．
レポートの添削を行いました．6，7割できているという状況
です．
レポートの最終チェックをしました．これにて4Qは終了し
ました．書類審査に通ったら，再開
レポートの提出．例年〆切は2週間くらい延長されることが
多かったのですが，今年は最初の発表のまま〆切となったよ
うです．ということは応募が多かったかな？結果を待ちまし
ょう．
提出したレポートは，書類審査を通りました．コンテスト当
日につかうスライド作成を行っていきます．
発表練習を行い，何枚かスライドを修正しました．
発表のリハーサルをしました．
コンテスト本選の日．準優勝．パチパチパチ．
これで，SCCP終了．
