研究業績リスト
(1)学術論文
[1-1] 東野輝夫,北道淳司,谷口健一,
”整数上の線形制約の処理と応用,”
コンピュータソフトウェア（ソフトウェア科学会論文誌）,第9巻,第6号,pp.31-39（1992-11）.
[1-2] 岡野浩三,北道淳司,東野輝夫,谷口健一,
”順序機械型プログラムの階層的設計法と在庫管理プログラムの開発例”,
電子情報通信学会論文誌(D-I),第J76-D-I巻,第7号,pp.354-363（1993-07）.
[1-3]北道淳司,東野輝夫,谷口健一,杉山裕二,
“代数的手法を用いた同期式順序回路の段階的設計法,”
電子情報通信学会論文誌（A）,第J77-A巻,第3号,pp.420-429（1994-03）.
[1-4]森岡澄夫,北道淳司,東野輝夫,谷口健一,
“代数的言語で記述した抽象的順序機械型プログラムの設計検証の自動化,”
情報処理学会論文誌,第36巻,第10号,pp.2409-2421（1995-10）.
[1-5]Nobuo Funabiki,Junji Kitamichi,and Seishi Nishikawa,
"A gradual neural network approach for time slot assignment in TDM multicast switching
systems,"
IEICE Transactions on Communications,Vol. E80-B,No.6,pp.939-947（June 1997）.
[1-6]竹中崇,北道淳司,西川清史,
“複数の制御部を持つ同期式順序回路の一設計検証法,”
情報処理学会論文誌,第39巻,第7号,pp.2308-2322（1997-07）.
[1-7]Nobuo Funabiki,Junji Kitamichi,and Seishi Nishikawa,
"A massive digital neural network for total coloring problems,"
IEICE Transactions on Fundamentals,Vol. E80-A,No.9,pp.1625-1629（Sep.1997）.
[1-8]Nobuo Funabiki,Junji Kitamichi,and Seishi Nishikawa,
"A digital neural network for multi layer channel routing with crosstalk minimization,"
IEICE Transactions on Fundamentals,Vol. E80-A,No.9,pp.1704-1713（Sep.1997）.
[1-9]Nobuo Funabiki and Junji Kitamichi,
"A Neural-Greedy Combination Algorithm for Board-Level Routing in FPGA-Based Logic
Emulation Systems,"
IEICE Transactions on Fundamentals,Vol.E81-A,No.5,pp.866-872（May 1998）.
[1-10]Nobuo Funabiki and Junji Kitamichi,
"A Gradual Nural-Network Algorithm for Jointly Time-Slot/Code Assignment Problems
in Packet Radio Networks,"
IEEE Transactions on Neural Networks,Vol.9,No.9,pp.1523-1528(Nov. 1998).
[1-11]Nobuo Funabiki,Junji Kitamichi,and Seishi Nishikawa,
"An Evolutionary Neural Network Approach for Module Orientation Problems,"
IEEE Transactions on Systems, Man, and Cybernetics-PART B,Vol.28,No.6,pp.849-855
(1998.12).
[1-12]景山洋行,北道淳司,船曳信生：
“プレスブルガー文真偽判定アルゴリズムのためのBDDの応用とそれを用いた回路検証,”
情報処理学会論文誌,第40巻,第4号,pp. 1578-1586（1999-04）.
[1-13]竹中崇,北道淳司,谷口健一：
“あるクラスのOut-of-Order型パイプラインCPUの設計の正しさの十分条件とその形式的検証,”
情報処理学会論文誌,第40巻,第4号,pp.1587-1596（1999-04）.
[1-14]Nobuo Finabiki, Junji Kitamichi,
"A Gradual Neural Network Algorithm for Broadcast Scheduling Problems in Packet Radio Networks,"
IEICE Transactions on Fundamentals,Vol.E82-A No.5 pp.815-824(1999.5).
[1-15]四方康人,船曵信生,北道淳司：
"貪欲法とGAを併用したデータ転送路資源最適化問題解法の提案,"
情報処理学会論文誌, Vol.J82-A No.7, pp.1074-1082(1999.7).
[1-16]Nobuo Funabiki,Makiko Yoda,Junji Kitamichi,and Seishi Nishikawa,
"A Gradual Neural Network Approach for FPGA Segmented Channel Routing Problems,"
IEEE Transactions on Systems, Man , and Cybernetics,vol. 29, no. 4, pp. 481-489(1999.8).
[1-17]Nobuo Funabiki,and Junji Kitamichi,
"A two-stage discrete optimization method for largest common subgraph problems,"
IEICE Trans. Information Systems, vol. E82-D, no. 8, pp. 1145-1153(1999.8).
[1-18]深田敦史,森 亮憲,中田明夫,北道淳司,樋口昌宏,東野輝夫,
"観測不可能な非決定動作を含む並行DFSM群としてモデル化される通信プロトコルの適合試験法,"
情報処理学会論文誌,第42巻,第12号,pp.3063-13071（2001.12）.
[1-19]Kenji Asano, Junji Kitamichi, Kenichi Kuroda:
"Dynamic Module Library for System Level Modeling and Simulation of Dynamical
Reconfigurable Systems,"
Journal of Computers, Vol.3, Issue 2, pp.55-62, Academy Publisher, Feb. 2008.
[1-20]西牧悠二,北道淳司,宮崎敏明：
"内部動作を視覚化した教育用MIPS プロセッサシミュレータシステムの開発,"
電子情報通信学会論文誌（D）,第Vol.J96,No.10,pp.-,Oct. 2013.
(2)査読つき国際会議論文
[2-1]Teruo Higashino,Keiichi Yasumoto,Junji Kitamichi,and Kenichi Taniguchi,
"Hardware Synthesis from a Restricted Class of LOTOS Expressions,"
Proceedings of the 14th International Symposium on Protocol Specification,Testing,
and Verification（PSTV-XIV）,pp.379-386（June 1994）.
[2-2]Junji Kitamichi,Sumio Morioka,Teruo Higashino,and Kenichi Taniguchi,
"Automatic Correctness Proof of Implementation of Synchronous Sequential Circuits Using
Algebraic Approach,"
Proceedings of the Second International Conference on Theorem Provers in Circuit Design
（TPCD'94）,Vol.901 of Lecture Notes in Computer Science,pp.165-184（Sep.1994）.
[2-3]Junji Kitamichi,Nobuo Funabiki,and Seishi Nishikawa,
"Proposal of Data Structure for Presburger Arithmetic and its Application to Circuits
Verification,"
Proceedings of 1997 International Symposium on Nonlinear Theory and its Applications,
Vol.2,pp.1233-1236（Nov.1997）.
[2-4]Nobuo Funabiki,Makiko Yoda,Junji Kitamichi,and Seishi Nishikawa,
"A gradual neural network algorithm for FPGA segmented channel routing,"
Proceedings of 1997 International Symposium on Nonlinear Theory and its Applications,
pp.241-244（Nov.1997）.
[2-5]Nobuo Funabiki,and Junji Kitamichi,
"A Three-Stage Greedy and Neural-Network Approach for the Subgraph Isomorphism
Problem,"
IEEE International Conference on Systems, Man , and Cybernetics.pp.1892-1897(Oct. 1998).
[2-6]Junji Kitamichi,Hiroyuki Kageyama,and Nobuo Funabiki：
"Formal Verification Method for Combinatorial Circuits at High Level Design,"
Proceedings of Asia and South Pacific Design Automation Conference1999,pp.177-180
（Jan.1999）.
[2-7]Takashi Takenaka,Junji Kitamichi,Teruo Higashino,and Kenichi Taniguchi：
"Formal Design Verification for Correctness of Pipelined Microprocessors with Out-of-order
Instruction Execution,"
Proceedings of Asia and South Pacific Design Automation Conference1999,pp.319-322
（Jan.1999）.
[2-8]Atsushi Fukada, Akio Nakata, Junji Kitamichi, Teruo Higashino and Ana Cavalli:
"A Conformance Testing Method for Communication Protocols Modeled as Concurrent DFSMs -Treatment of Non-observable Non-determinism-",
Proceedings of 15th International Conference on Information Networking (ICOIN-15), pp.155-162 (Jan. 2001).
[2-9]Hiroaki Tanba, Yasuhiro Yamada, Junji Kitamichi, and Kenichi Kuroda:
"Hardware Implementations of High-Speed Network Monitors ,”
2005 IEEE VLSI-TSA International Symposium on VLSI Design, Automation & Test,
pp.33-36 (April 2005).
[2-10]Toshiyuki Ito, Junji Kitamichi, and Kenichi Kuroda:
"A Master-Slave Adaptive Load Distribution Processor Model on PCA,”
The 12th Reconfigurable Architectures Workshop(April 2005).
[2-11]Kenji Asano, Junji Kitamichi, and Kenichi Kuroda:
"Proposal of Dynamic Module Library for System Level Modeling and Simulation of
Dynamical Reconfigurable Systems,”
20th International Conference on VLSI DESIGN(VLSID'07),pp. 373-378(Jan. 2007).
[2-12]Shuichi Watanabe, Junji Kitamichi, and Kenichi Kuroda:
"A Hardware Algorithm for the Minimum p-Quasi Clique Cover Problem,"
17th International Conference on Field Programmable Logic and Applications(FPL 2007),pp.137-144(Aug. 2007).
[2-13]Junji Kitamichi, Koji Ueda, and Kenichi Kuroda:
"A Modeling of a Dynamically Reconfigurable Processor using SystemC,”
21st International Conference on VLSI DESIGN 2008(VLSID'08),pp.91-96(Jan. 2008).
[2-14]Takahiro Machino, Shin-ya Iwazaki, Yuichi Okuyama, Junji Kitamichi, Ken-ichi Kuroda, and Ryuichi Oka:
"Optimizing Two-Dimensional Continuous Dynamic Programming for Cell Broadband Engine
Processors,"
Japan-China Joint Workshop on Frontier of Computer Science and Technology (FCST) 2008, pp.186-193, Nagasaki, Japan, Dec. 2008.
[2-15]Junji Kitamichi:
"Proposal of Instruction Level Modeling for Dynamically Reconfigurable Processor using SystemC,"
17th IFIP/IEEE International Conference On Very Large Scale Integration(VLSI-SOC 2009), Oct. 2009.
[2-16]Yasue Nagumo, Junji Kitamichi,Kenichi Kuroda:
"Performance Evaluation of Inter-Processor Communication Mechanisms on the Multi-Core Processors using a Reconfigurable Device,"
18th IP-Embedded Systems Conference(IP - ESC 2009),Dec. 2009.
[2-17]Kazunori Nemoto, Junji Kitamichi:
"Improvement of Accuracy and Processing Speed of a Maximum Neural Network Algorithm for a
Channel Assignment Problem,"
2010 International Symposium on Nonlinear Theory and its Applications(NOLTA2010), Sept. 2010.
[2-18]Syuhei Igari, Junji Kitamichi, Yuichi Okuyama and Kenichi Kuroda：
"Proposal of a Dynamically Reconfigurable Processor Architecture with Multi-Accelerator,"
IP-Embedded System Conference & Exhibition(IP-SOC2011),Dec.,2011.
[2-19]Shuta Yamamoto, Junji Kitamichi：
"A Combinatorial Algorithm of Ant Colony Optimization and Neural Network Algorithm for Channel Assignment Problem,"
2013 International Symposium on Nonlinear Theory and its Applications (NOLTA2013), Sep.,2013.
[2-20]Yosuke Wakisaka, Naoki Shibata, Keiichi Yasumoto, Minoru Ito, and Junji Kitamichi :
"Task Scheduling Algorithm for Multicore Processor Systems with Turbo Boost and Hyper-Threading,"
In Proc. of The 2014 International Conference on Parallel and Distributed Processing Techniques and Applications(PDPTA'14), pp. 229-235, July, 2014.
(4)解説・総説・研究報告などの参考論文
（4-1)解説
[4-1-1]谷口健一,北道淳司,
“代数的手法による仕様記述と設計及び検証,”
情報処理,第35巻,第8号,pp.742-750（1994-08）.
(4-2)査読のある国内会議
[4-2-1]谷口健一,北道淳司,
“代数的手法による仕様記述と設計及び検証,”
第6回回路とシステム軽井沢ワークショップ論文集,pp.375-380（1993-04）.
[4-2-2]森岡澄夫,北道淳司,東野輝夫,谷口健一,
“代数的手法を用いた順序回路の段階的設計支援システムにおける状態図変形機能,”
第8回回路とシステム軽井沢ワークショップ論文集,E2-2,pp.281-286（1995-04）.
[4-2-3]小林英史,竹中崇,北道淳司,船曵信生,谷口健一,
“out-of-order型パイプラインCPUの機能検証,”
情報処理学会DAシンポジウム'98論文集,pp.83-88（1998-07）.
[4-2-4]景山洋行,北道淳司,船曳信生,
“整数上のある制約論理式の処理のためのBDDの拡張とそれを用いた回路検証,”
情報処理学会DAシンポジウム'98論文集,pp.89-94（1998-07）.
[4-2-5]佐藤友哉,北道淳司,佐々木俊,東野輝夫,
“プレスブルガー算術処理ライブラリを利用した形式的検証法,”
第14回回路とシステム軽井沢ワークショップ論文集,pp.537-542（2001-04）.
[4-2-6]伊藤 俊之, 高橋 宏章, 北道 淳司, 黒田 研一,
“PCAにおけるマスタ・スレーブ型適応的負荷分散モデルの提案と実装”
第１６回軽井沢ワークショップ論文集, pp.177-182(2003-04).
[4-2-7]倉田圭吾,森田裕之,奥山祐市,北道淳司,黒田研一,
”Plastic Cell Architectureを用い配線領域の削減を目指したニューラルネットワークの提案と評価”
DAシンポジウム2003論文集,pp.79-84(2003-07).
[4-2-8]北道 淳司, 中嶋 純一,黒田 研一,
“実数変数を含む制約論理の処理のための拡張BDD(二分決定グラフ)構造と処理アルゴリズムの提案”
DAシンポジウム2004論文集,pp.235-240(2004-07).
[4-2-9]井上 総 ,北道 淳司 ,黒田 研一,
“遺伝子相同性解析アルゴリズムのFPGA実装と評価.”
FPGA/PLDカンファレンス論文集,ユーザプレゼンテーション,pp.7-12(2005.1).
[4-2-10]渡辺秀一,北道淳司,黒田研一,竹中要一,
“遺伝子発現プロファイル解析のためのクラスタリングアルゴリズムの提案とFPGAへの実装”,
第18回 回路とシステム軽井沢ワークショップ論文集,pp.187-192(2005.4).
[4-2-11]浅野賢司,北道淳司,黒田研一,
“動的再構成可能アーキテクチャにおける動的モジュール生成／削除を含むシステムレベルシミュレー
ション法の提案”
情報処理学会DAシンポジウム2005論文集,pp.7-12(2005-08).
[4-2-12]坂主圭 史 , 岡本潤也, 稗田拓路, 今村多一郎 ,武内良典 ,北道淳司 ,今井正治 ,
”災害医療を支援する電子トリアージ・システム”,
組み込みシステムシンポジウム２００９, pp147-152, Oct. 2009.
(4-3)研究報告
[4-3-1]杉山裕二,北道淳司,谷口健一,
”代数的手法を用いた順序回路の記述とその詳細化について”,
情報処理学会研究報告プログラミング,Vol.1988,No.37,pp.61-70(1988.05).
[4-3-2]北道淳司,楢原孝一,谷口健一,
“クイックソートICの代数的記述と制御回路の自動生成について”,
情処学会研究会報告DA46-13,(1989-01).
[4-3-3]楢原,孝一; 北道,淳司; 東野,輝夫; 谷口,健一,
“代数的手法を用いたマイクロプログラム制御方式順序回路の階層的設計”,
情報処理学会全国大会講演論文集 第42回平成3年前期(6),pp.170-171(1991.03).
[4-3-4]森岡澄夫,北道淳司,東野輝夫,谷口健一,
”代数的手法を用いた回路設計支援システムにおける状態図簡約機能とその評価”,
情報処理学会全国大会講演論文集 第44回平成4年前期(6),pp.133-134,(1992.02).
[4-3-5]北道淳司,森岡澄夫,東野輝夫,谷口,健一,
”代数的手法を用いた順序回路設計支援システムにおける検証支援機能と検証手順”,
情報処理学会全国大会講演論文集 第45回平成4年後期(6),pp.33-34,(1992.09).
[4-3-6]森岡澄夫,岡野浩三,北道淳司,東野輝夫,谷口健一,
”並列実行される動作におけるデータ代入の衝突の判定”,
情報処理学会全国大会講演論文集 第47回平成5年後期(6),pp.123-124,(1993.09).
[4-3-7]森岡澄夫,北道淳司,東野輝夫,谷口健一,
”ASLプログラム開発システムにおける検証の自動化について”,
情報処理学会全国大会講演論文集 第48回平成6年前期(4),pp.279-280,(1994.03).
[4-3-8] 黄莉, 安本慶一, 北道淳司, 東野輝夫, 谷口健一 ,
“LOTOS風言語で書かれた同期式順序回路の要求仕様記述と回路自動合成.”
情報処理学会研究報告,DPS94-66-9,pp.49-54（1994.07）.
[4-3-9]森岡澄夫,北道淳司,東野輝夫,谷口健一,
”整数上の論理式の恒真性判定アルゴリズムを用いた組合せ論理回路の実現の正しさの証明
情報処理学会全国大会講演論文集 第49回平成6年後期(6),pp.87-88,(1994.09).
[4-3-10]北嶋暁,森岡澄夫,北道淳司,東野輝夫,谷口健一,
”代数的言語ASLによる回路設計支援システムにおけるSFL記述への詳細化とその変更及びそれらの正しさの検証”,
情報処理学会全国大会講演論文集 第49回平成6年後期(6),pp.99-100,(1994.09).
[4-3-11]村上尚,北道淳司,森岡澄夫,西川清史,谷口健一,
”代数的手法を用いた同期式順序回路の設計支援機能の統合”,
電子情報通信学会総合大会講演論文集 1995年.基礎・境界,p.121,(1995.03).
[4-3-12]竹中崇,北道淳司,西川清史,谷口健一,
”シストリックアレーによる回路設計の正しさの一証明法”,
全国大会講演論文集 第52回平成8年前期(6),pp.3-4,(1996.03).
[4-3-13]竹中崇,影山洋行,北道淳司,西川清史,
“代数的手法によるPCIバスコントローラの設計検証,”
情報処理学会研究報告,DA83-2,pp.9-16（1997.02）.
[4-3-14]斎藤義勝,竹中崇,北道淳司,西川清史,
“代数的手法を用いた複数の制御部を持つ同期式順序回路に対する設計および検証支援系の開発”,
電子情報通信学会総合大会講演論文集1997年基礎・境界,p.128,(1997.03).
[4-3-15]四方康人,船曵信生,北道淳司,西川清史,
“ニューロ・GAによるデータ転送路最適化問題解法の提案,”
電子情報通信学会技術研究報告,SS97-28,pp.23-30（1997.09）.
[4-3-16]竹中崇,北道淳司,西川清史,
“複数モジュールにより構成される回路仕様に対する効率的な形式的検証法,”
電子情報通信学会技術研究報告,VLD97-87,FTS97-50,pp.61-68（1997.11）.
[4-3-17]齋藤義勝,竹中崇,北道淳司,船曳信生,
“複数の制御部をもつ同期式順序回路に対する不変式の形式的検証法,”
情報処理学会研究報告,97-DA86,pp.41-48（1997.12）.
[4-3-18]田島滋人,船曳信生,北道淳司,
“安定結婚問題を対象とした離散型ニューラルネットワーク解法の性能評価,”
電子情報通信学会技術研究報告,NLP97-171,pp.77-84（1998.03）.
[4-3-19]池永勝芳,船曵信生,竹中要一,北道淳司,
“セルラー通信網のあるチャンネル割当問題に対するマキシマムニューラルネットワーク解法の提案,”
電子情報通信学会技術研究報告,NLP97-172,pp.85-92（1998.03）.
[4-3-20]糸将之,北道淳司,船曳信生,
“動的再構成可能FPGAの設計とそれへの並列アルゴリズムの実装,”
情報処理学会研究報告,98-DA-88,pp.1-8（1998.04）.
[4-3-21]北道淳司,竹中崇,
“高位設計レベルにおける形式的な設計検証法,”
第１２回パルテノン研究会資料集,pp.1-10（1998.05）.
[4-3-22]江川晋爾,黒田映史,北道淳司,船曳信生,
“FPGA配線問題に対する貪欲法とニューラルネットワークを併用した３段階アルゴリズムの提案,”
電子情報通信学会技術研究報告,CPSY98-90,pp.69-75（1998.09）.
[4-3-23]竹中崇,北道淳司,谷口健一,
“Out-of-Order型パイプラインCPUの形式的機能検証について,”
第１３回パルテノン研究会資料集,pp.37-46（1998.12）.
[4-3-24]景山洋行,北道淳司,東野輝夫,
“高位設計における形式的検証のための整数上の制約論理式の真偽判定プログラムに対する改良手法”,
電子情報通信学会技術研究報告DSP-99(111),pp.1-8,(1999.06).
[4-3-25]景山洋行,北道淳司,東野輝夫,
“高位の回路検証のためのプレスブルガー算術処理系の開発およびそれを用いた同期式順序回路の
形式的検証,”第15回 パルテノン研究会資料集,pp.47-56(1999.12).
[4-3-26]梅津高朗,北道淳司,船曳信生,山口弘純,安本慶一,東野輝夫,
“SMIL風シナリオ群からのQoSを考慮したプロトコル合成”,
情報処理学会研究報告マルチメディア通信と分散処理2000(30),pp.189-194,(2000.03).
[4-3-27]佐藤 友哉,北道 淳司,東野 輝夫,
“システム設計レベルにおける回路の性質検証のための整数データを処理可能なCTLモデル検査法
の提案と実装,”
情報処理学会研究報告, 2000-SLDM-97, pp. 17-24 (2000.09).
[4-3-28]佐藤 友哉,北道 淳司,東野 輝夫,
“プレスブルガー算術に拡張したCTLモデル検査法によるSFLで記述した回路の性質検証,”
第17回パルテノン研究会資料集(2000.12).
[4-3-29]小川剛史, 中村匡秀, 近藤弘一, 大崎博之, 桝田秀夫, 北道淳司, 中西通雄,
“Linuxシステムにおける授業・運用支援系ツールの開発,”
平成12年度情報処理教育研究集会, pp.239-242 (2000.12).
[4-3-30]桝田秀夫, 大崎博之, 小川剛史, 近藤弘一, 中村匡秀, 北道淳司, 中西通雄,
“Linuxを用いた教育用計算機システムの構築,”
平成12年度情報処理教育研究集会, pp.235-238(2000.12).
[4-3-31]本多 亮,北道 淳司,船曳 信生,東野輝夫,
“マルチコンテキストFPGAのためのコンテキスト分割アルゴリズムの実例による評価,”
情報処理学会研究会報告, 2001-SLDM-99, pp. 17-24 (2001.01).
[4-3-32]藤井雅和,舩曳信生,中田明夫,北道淳司,東野輝夫,
“静的マルチキャストルーティング問題に対する最適パス選択解法の提案”,
電子情報通信学会技術研究報告COMP100(568),pp.39-46,(2001.01).
[4-3-33]本多 亮,北道 淳司,船曳 信生,東野輝夫,
“マルチコンテキストFPGA のための制御構造を考慮したコンテキスト分割アルゴリズムの提案,”
第18回パルテノン研究会資料集 (2001.05).
[4-3-34]北道淳司, 桝田秀夫, 中村匡秀, 大崎博之, 小川剛史, 中西通雄,
“大阪大学文学部及び人間科学部でのコンピュータリテラシ教育における プレゼンテーション演習導入の試み,”
平成13年度情報処理教育研究集会, pp.486-489(2001.10).
[4-3-35]倉田圭吾,森田裕之,,奥山祐一,北道淳司,黒田研一,
”PCAにおけるニューラルネットワークの実装とその応用.”
第20回パルテノン研究会資料集,pp.5-13(2002.05).
[4-3-36]伊藤裕之,高橋宏章,山本英邦,小幡梢,北道淳司,黒田研一,
”PCAにおけるマスタースレーブ型適応的不可分散処理法の提案と実装.”
第21回パルテノン研究会資料集,pp.19-27(2002.12).
[4-3-37]森田裕之,倉田圭吾,北道淳司,黒田研一,
”PCAニューラルネットワークにおけるマキシマムニューロンの導入と検討.”
第21回パルテノン研究会資料集,pp.45-52(2002.12).
[4-3-38]鈴木 淳,北道 淳司,黒田研一,
”Plastic Cell Architecture におけるレイアウト情報管理用支援ツールの設計.”
電子情報通信学会2003年総合大会講演論文集A-3-20(2003.03).
[4-3-39]高橋 宏章, 北道淳司, 西村憲, 黒田研一,
“ブロックサイズおよび並列度を動的変更可能なアダマール変換回路の設計.”
第1回リコンフィギャラブルシステム研究会論文集, pp.157-164(2003.09).
[4-3-40]田中一好,山本英邦,倉田圭吾,北道淳司,黒田研一,
“PCAにおける自律再構成機能を用いた分散処理モデルの提案と実装.”
FIT(情報科学技術フォーラム)2003一般講演論文集第一分冊,C007,pp.311-312(2003.09).
[4-3-41]北道淳司,黒田研一,
”可変構造システムの段階的設計のための抽象モデルの提案.”
FIT(情報科学技術フォーラム)2003一般講演論文集第一分冊.C008,pp.313-314(2003.09).
[4-3-42]倉田圭吾,森田裕之,北道淳司,黒田研一,
”組合せ最適化問題解法における非決定的更新方式ニューラルネットワークの PCA-1への実装方式の
提案.”
第23回パルテノン研究会資料集,pp.45-52(2003.12).
[4-3-43]鈴木香絵,遠藤弘徳,伊藤俊之,北道淳司,黒田研一,
”動的再構成可能デバイスにおけるビット可変除算器の設計.”
第23回パルテノン研究会資料集,pp.53-60(2003.12).
[4-3-44]高橋 宏章, 北道淳司, 黒田研一:
“N次元高速アダマール変換アルゴリズムの提案と動的再構成可能デバイスへの実装.”
情報処理学会研究報告2004-SLDM-113,pp.53-58(2004.01).
[4-3-45]北道淳司:
“整数制約論理のための二分決定グラフの拡張データ構造とそれに対するアルゴリズムの提案.”
電子情報通信学会,信学技報SS2005-5,pp.25-30(2004.05).
[4-3-46]浅野 賢司, 北道 淳司,黒田 研一,
“ SystemCを用いた動的再構成可能アーキテクチャPCAのためのシミュレーション法の提案.”
情報処理学会研究報告2004-SLDM-115,pp.53-58(2004.05).
[4-3-47]斎藤千鶴,北道淳司,黒田研一,
”さらにもう一つのSFL処理系 -sflpar + SystemC-.”
第24回パルテノン研究会資料集,pp.31-40(2004.05).
[4-3-48]井上総,北道淳司,黒田研一,
”遺伝子相同性解析アルゴリズムのハードウエア実装と評価.”
2004年電子情報通信学会基礎・境界ソサイエティ大会, AS-3-4, pS-27(2004.09).
[4-3-49]茂呂範 ,北道淳司,黒田研一,
“細粒度動的再構成LSIのための処理モデル記述とモデル分割の方式”
第4回リコンフィギャラブルシステム研究会論文集, pp.95-102(2004.09).
[4-3-50]鈴木香絵,伊藤俊之,北道淳司,黒田研一,
“ＰＣＡにおける部分再構成機能を利用したウェーブレット変換回路の設計.”
第5回リコンフィギャラブルシステム研究会論文集(2004.12).
[4-3-51]神山知己,田中一好,茂呂範,北道淳司,黒田研一,
“PCAのための自己複製型アプリケーション設計容易化手法の提案と実例.”
第25回パルテノン研究会,pp.29-35(2004.12).
[4-3-52]北道淳司,斎藤千鶴,黒田研一,
“SFLの非同期モデルへの拡張とそれに関する諸問題への考察.”
第25回パルテノン研究会,pp.37-42(2004.12).
[4-3-53]神山知己,倉田圭吾,池畑陽介,北道淳司,黒田研一,
“動的再構成デバイスPCA上での自己複製型アプリケーション設計容易化手法の提案と実装.”
情報処理学会研究報告2005-SLDM-118,pp.141-146(2005.01).
[4-3-54] 大塚朋子,倉田圭吾,北道淳司,黒田研一 ,
“動的再構成可能デバイスPCA-2への逆誤差伝搬法の実装.”
電子情報通信学会,信学技報RECONF2005-25,pp.73-78(2005.5).
[4-3-55]中嶋純一, 本田充宏, 北道淳司,
“リアルタイムシステムの形式的検証を目的とした実数差分論理（Real number Difference
Logic)のためのアルゴリズムの実装方法.“
第26回パルテノン研究会,pp.19-26(2005.5).
[4-3-56]倉田圭吾, 森田裕之, 横張和也, 奥山祐市, 北道淳司, 黒田研一 ,
“Hopfield 型ニューラルネットワークにおけるニューロンの状態更新並列度の周期的切替方式の提案.”
第26回パルテノン研究会(2005.5).
[4-3-57]本田 充宏, 中嶋 純一, 北道 淳司,
"整数差分論理のための拡張BDD(Binary Decision Diagram)構造とアルゴリズム,"
2005年度 夏のLAシンポジウム,28,(2005.07).
[4-3-58]杉田泰洋, 伊藤俊之, 奥山祐市, 北道 淳司, 黒田 研一,
“PCA上の領域の有効利用を目的とした処理ユニットの設計と実装.”
2005年電子情報通信学会ソサエティ大会(2005.09).
[4-3-59]遠藤弘徳,伊藤俊之,奥山祐市,北道淳司,黒田研一,
“動的再構成可能デバイスにおけるパラメータ可変なLDPC符号デコーダ.”
第27回パルテノン研究会,pp.21-28(2005.12).
[4-3-60]池畑陽介,倉田圭吾,奥山祐市,北道淳司, 黒田研一
“動的再構成可能デバイスのためのスケジューリング評価用仮想環境の構築.”
第27回パルテノン研究会,pp.29-36(2005.12).
[4-3-61]齊藤千鶴, 北道淳司, 黒田研一,
“拡張SFLを用いたリアルタイムシステムの設計法および設計検証システム.”
第27回パルテノン研究会, pp.45-52(2005.12).
[4-3-62] 伊藤俊之,奥山祐市,北道淳司,黒田研一,
“動的再構成可能デバイスPCAを用いた並列度可変プロセッサの提案.”
第28回パルテノン研究会, pp.55-64(2006.6).
[4-3-63] 御正和哉, 伊藤俊之, 奥山祐市, 北道淳司, 黒田研一,
“Proposal of Adapted Load Balancing Model for Dynamically Reconfigurable Devices .”
平成18年度 電気関係学会東北支部連合大会, 1A-09 (2006.08).
[4-3-64] 上田浩司, 北道淳司, 黒田研一 ,
“System Level Modeling Method of Processor using SystemC .”
平成18年度 電気関係学会東北支部連合大会, 1A-10 (2006.08).
[4-3-65] 管野智祥, 奥山祐市, 北道淳司, 黒田研一 ,
“Implementation of a Resource Management System for FPGA based Computing .”
平成18年度 電気関係学会東北支部連合大会, 1A-12 (2006.08).
[4-3-66]岩崎晋也, 倉田圭吾, 奥山祐市, 北道淳司, 黒田研一,
“Implementation of a Genetic Algorithm on Plastic Cell Architecture (PCA) .”
平成18年度 電気関係学会東北支部連合大会,2A-19 (2006.09).
[4-3-67]海田憲昭, 上田浩司, 北道淳司, 黒田研一,
“Modeling Method of Processors using UML and SystemC ,”
平成18年度 電気関係学会東北支部連合大会, 2A-25(2006.09).
[4-3-68]渡辺秀一, 北道淳司, 奥山祐市, 黒田研一
“最小p-準クリーク被覆問題に対するハードウェアアルゴリズム,”
電子情報通信学会,信学技報Vol.106,No.389,VLD2006-84,pp.73-78(2006.11).
[4-3-69]石川英佑, 北道淳司, 黒田研一
“バタフライネットワークの部分再構成デバイスへの実装,”
電子情報通信学会, 2007 年総合大会講演論文集,D-18-4, p190(2007.03).
[4-3-70]上田 浩司, 北道淳司, 黒田研一
“SystemCを用いた動的再構成可能プロセッサのモデル開発,”
電子情報通信学会,信学技報Vol.107,No.31,VLD2007-4,pp.19-24,
情報処理学会研究報告2007-SLDM-130, pp.19-24(2007.05).
[4-3-71]西川智浩, 奥山祐市, 北道淳司, 黒田研一
“Design of a LDPC decoder with variable redundant bits using the sum-product algorithm,"
平成19年度 電気関係学会東北支部連合大会, 1A-11(2007.08).
[4-3-72]小島加愛, 奥山祐市, 北道淳司, 黒田研一
“Arithmetic Precision of the Generalized Hebbian Algorithm for Hardware Implementation,"
平成19年度 電気関係学会東北支部連合大会, 1A-18(2007.08).
[4-3-73]佐藤杏奈, 中里直人, 奥山祐市, 北道淳司, 黒田研一
“Error Evaluation of One-dimensional SPH using Bit-variable Arithmetic Circuits,"
平成19年度 電気関係学会東北支部連合大会, 1A-19(2007.08).
[4-3-74]御正和哉, 松本健太, 奥山祐市, 北道淳司, 黒田研一, 濱田剛
“FPGA Computing System上への資源共有機能の実装,"
第31回パルテノン研究会, pp.51-57(2007.12).
[4-3-75]池上隼太, 北道淳司, 奥山祐市, 黒田研一
“UMLを用いた組込みOS:TOPPERS/JSPのモデリング,”
電子情報通信学会， 2008年総合大会講演論文集D-3-4, 情報・システム講演論文集1,
p31(2008.03).
[4-3-76]奥山祐市, 佐藤由香, 進藤陽広, 小原隆仁, 北道淳司, 宮崎敏明, 黒田研一, Stanislav G. Sedukhin
“行列演算アレイプロセッサ向けPEの考案,”
第32回パルテノン研究会, pp.23-28(2008.06).
[4-3-77]佐藤杏奈, 奥山祐市, 濱田剛, 北道淳司, 黒田研一,
"FPGAを用いた2次元液体運動シミュレーションの高速化,"
電子情報通信学会, 信学技報Vol.108, No.220, RECONF2008 23-37, pp.1-6(2008-09).
[4-3-78]松本健太, 奥山祐市, 北道淳司, 黒田研一, 濱田剛,
"FPGAを用いたReconfigurable Computing Systemのための資源共有機能の実装,"
第18回インテリジェントシステムシンポジウム, pp.447-450(2008.10).
[4-3-79]根本和典 , 北道淳司,
”チャネル割当て問題に対するニューラルネットワークアルゴリズムの改良手法”,
電子情報通信学会2010総合大会講演論文集DS-1-2, March 2010.
[4-3-80]猪狩修平, 北道淳司, 奥山祐市, 黒田研一,
"マルチアクセラレータ型動的再構成プロセッサの実装",
電子情報通信学会リコンフィギャラブルシステム研究会論文集, pp.163-168, Jun.2011.
[4-3-81]志賀瑞穂, 北道淳司,
"高速シミュレーションのためのNIOS2プロセッサのシステムレベルモデリング",
第73回情報処理学会全国大会論文集, 3H-3,pp.1-89-90, March.2011.
[4-3-82]伊藤啓, 北道淳司,
"大学専門教育のための学習支援システムの開発",
PCカンファレンス2011論文集, 7-G-6, Aug.2011.
[4-3-83]原口陽介、北道 淳司,
"電力消費の評価のためのARMプロセッサの実装”,
電子情報通信学会2012総合大会講演論文集A-3-13, March 2012.
[4-3-84]古谷 拓之、北道 淳司,
"FPGA上で動作可能なマルチプロセッサ向けのRTOSの提案,"
ETNET2012,情報処理学会研究報告,Vol.2012-EMB-24 No.28,March,2012.
[4-3-85]脇坂洋祐，柴田直樹，安本慶一，北道淳司，伊藤実,
"ターボブースト・ハイパースレッディングを考慮したマルチコアプロセッサ向けタスクスケジューリン
グ",
情報処理学会研究報告,Vol.2012-HPC-23,No.136,Oct., 2012.
[4-3-85]山本脩太，北道淳司,
"Ant Colony Optimizationとニューラルネットワークアルゴリズムによるチャネル割り当て問題に対す
るヒューリスティック解法,
情報処理学会第75回全国大会,1M-3,March,2013.学生奨励賞受賞.
[4-3-86]古谷拓之，北道淳司,
"FPGA上で動作可能なマルチプロセッサ向けRTOSの開発",
情報処理学会第75回全国大会,2L-10,March,2013.
[4-3-87]西牧悠二，北道淳司，宮崎敏明,
"内部動作を視覚化した教育用MIPSプロセッサシミュレータ”,
情報処理学会第75回全国大会,6ZC-7,March,2013.学生奨励賞受賞.
[4-3-88] 西牧悠二，北道淳司，宮崎敏明,
"カスタマイズ可能なMIPSプロセッサ用ビジュアル・シミュレータの実装",
情報処理学会第76回全国大会,3J-1,March,2014.学生奨励賞受賞.
[4-3-89] 脇坂洋祐, 柴田直樹, 北道淳司, 安本慶一, 伊藤実,
"ターボブースト・ハイパースレッディングを考慮したタスクスケジューリング手法",
情処研報,マルチメディア通信と分散処理, 2014-DPS-159, No. 13, pp. 1-9, (2014-5).
(4-4)口頭発表
[4-4-1] 北道淳司,
"システム障害原因診断～形式手法の活用例～",
組込み総合技術展/Embedded Technology 2014(ET2014),IPAブースプレゼン, Nov.,2014.
(5) 外部資金（科学研究費補助金，各種研究助成金等）の獲得リスト
申請者が研究代表者であるもの
A-1 平成7年度科学研究費奨励研究(A) 90万円
課題番号 07780261
課題名 同期式順序回路の代数的仕様からの段階的設計における再設計支援環境に関する研究
A-2 平成８年度科学研究費奨励研究(A) 90万円
課題番号 08780276
課題名 シストリックアレイの形式的検証システムに関する研究
A-3 平成９年度～平成１１年度科学研究費基盤研究(C)(2) 320万円
課題番号 09680338
課題名 可変構造アーキテクチャによるニューラルネットワーク実現法の研究
注 平成９年度は研究分担者であったが,平成10,11年度より代表者死去のため,研究代表者として研究を遂行し,完成させた.
A-4 平成12年度～平成13年度科学研究奨励研究(A) 210万円
課題番号 12780219
課題名 システムLSIの形式的検証のためのプレスブルガー算術処理を含む検証手法の研究
A-5 平成14年度～平成15年度科学研究若手研究(B)290万円
課題番号 14780216
課題名 動的再構成可能FPGAを用いた可変構造システムの設計および検証に関する研究
A-6 2003年度大川情報通信基金研究助成 100万円
助成番号 03-07
研究課題 動的再構成可能FPGAを用いたネットワークアルゴリズム実現に関する研究
A-7 栢森情報科学振興財団第11回助成事業 70万円
交付番号 K18研XI第225号
研究課題 動的再構成可能プロセッサのシステムレベル設計に関する研究
A-8 電気通信普及財団 平成19年度助成 （研究調査助成） 100万円
研究課題 動的再構成可能プロセッサのシステムレベルからの段階的設計法に関する研究
A-9 電気通信普及財団 平成20年度助成 （研究調査助成） 100万円
研究課題 動的再構成可能プロセッサの FPGA実装に関する研究
申請者が共同研究者であるもの(大学生、大学院生のころ参加したものを除く）
B-1 1993年度〜1994年度 試験研究(B)
研究課題 ASIC設計の上流工程設計支援システムの開発
研究代表者 谷口 健一 大阪大学・大学院・基礎工学研究科・教授
B-2 1993年度〜1993年度一般研究(C)
研究課題 代数的手法を用いたプログラムの階層的設計と開発環境に関する研究
研究代表者 谷口 健一 大阪大学・基礎工学部・教授
B-3 1994年度〜1994年度一般研究(C)
研究課題 ペトリネット型実行制御部をもつ代数的仕様記述の検証と分散実行系
研究代表者 谷口 健一大阪大学・大学院・基礎工学研究科・教授
B-4 1995年度〜1995年度一般研究(C)
研究課題 複数の制御部をもつ同期式順序回路の機能検証に関する研究
研究代表者 谷口 健一 大阪大学・大学院・基礎工学研究科・教授
B-5 1996年度 基盤研究(C)
研究課題 高位記述言語によるニュ-ラルネットワ-クの設計と評価
研究代表者 西川 清史 大阪大学・基礎工学部・教授
B-6 1996年度〜1996年度 基盤研究(C)
研究課題 マルチランデブを含むLOTOSプログラムの分散実行系の構築
研究代表者 谷口 健一 大阪大学・大学院・基礎工学研究科・教授
B-7 1997年度〜1998年度 基盤研究(C)
研究課題 通信プロトコルの形式仕様からのハ-ドウェア回路合成
研究代表者 谷口 健一 大阪大学・大学院・基礎工学研究科・教授
B-8 1999年度〜2000年度 基盤研究(C)
研究課題 時間制約付LOTOS言語で書かれた通信プロトコル仕様のハードウェア化に関する研究
研究代表者 東野 輝夫 大阪大学・大学院・基礎工学研究科・教授
B-9 1999年度〜2000年度 基盤研究(C)
研究課題 並行動作順序回路システムの設計と検証に関する研究
研究代表者 谷口 健一 大阪大学・大学院・基礎工学研究科・教授
B-10 2001年度〜2004年度 基盤研究(B)
研究課題 ハードウェアの高位設計・検証支援システム
研究代表者 谷口 健一 大阪大学・大学院・情報科学研究科・教授
B-11 戦略的想像研究推進事業CREST
応募研究領域: 先進的統合センシング技術
研究課題名: 災害時救命救急支援を目指した人間情報センシングシステム
研究代表者氏名: 東野 輝夫
応募者の所属サブグループ: 今井正治サブグループ
(6)学会活動あるいは産学官連携に関する主たる実績及び成果等
所属学会 電子情報通信学会学会 会員 平成３年～現在に至る
電子情報通信学会学会 東北支部評議員 平成１７年～平成２１年
東北支部運営委員 平成25年～現在に至る
代議員 平成26年～現在に至る
情報処理学会 会員 平成３年～現在に至る
IEEE 会員 平成１２年〜現在に至る
平成11,12年 大阪大学公開講座
「インターネット技術と社会」講師
平成16年12月 経済産業省 平成16年度 産学協同実践的IT教育訓練支援事業
組込みソフトウェア技術教育訓練実証実験 講師
平成15年〜20年8月 特定非営利活動法人パルテノン研究会主催 パルテノン講習会
パルテノン講習会 講師
平成14年〜平成15年 Asia and South Pacific Design Automation Conference(ASPDAC)2003
Technical Program Committee Secretaries
平成18年〜平成19年 IEEE 7th International Conference on Computer and Information Technology(CIT)2007
Program Committee VLSI and Design Methodology Track Chairs
平成20年〜平成21年 The 19th Intelligent System Symposium
実行委員会副委員長
平成22年 会津大学公開講座
平成24年～ 電子情報通信学会リコンフィギャラブルシステム研究会専門委員
平成25年度 電気関係学会東北支部連合大会 現地実行委員
平成25年 会津大学公開講座
平成26年度 情報処理推進機構(IPA) ソフトウェア高信頼化推進委員会 重要インフラ分野のシステム障害への対策（システムグループ） 製品・制御システム高信頼化部会 障害原因診断WG 委員
平成26年 電子情報通信学会英文誌編集委員